CLAMPING CIRCUIT

Publication number: JP5191672

Publication date: 1993-07-30

Inventor:

SUMIYOSHI HAJIME; NAMIKAWA TAKESHI

Applicant:

TOKYO SHIBAURA ELECTRIC CO; TOSHIBA AVE KK

Classification:

- international:

H04N5/18; H04N5/18; (IPC1-7): H04N5/18

- European:


Application number: JP19920002031 19920109

Priority number(s): JP19920002031 19920109

Report a data error here

Abstract of JP5191672

PURPOSE:To clamp a video signal output without sagging even when a capacitor prepared in an integrated circuit is used as a capacitor for clamping. CONSTITUTION:In the clamping circuit provided with differential comparator circuits Q3, Q4, Q1 and IO to compare the pedestal potential of a video signal with a prescribed voltage, switch means Q2 to turn on the differential comparator circuits when a clamp pulse is inputted, capacitor Cx for holding a clamp potential while being charged by the comparative currents of the differential comparator circuits and level shift means 3 to level shift the pedestal potential of the inputted video signal based on the potential of the capacitor Cx, to feed back the potential to the differential comparator circuits and on the other hand, to output the video signal as a pedestal clamped video signal, a current offset means 1 is provided at a passage for transmitting the comparative currents of the differential comparator circuits to the capacitor Cx so as to transmit only the comparative current higher than a fixed current value to the capacitor Cx.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平5-191672

(43)公開日 平成5年(1993)7月30日

(51) Int.Cl.⁵

識別配号 庁内整理番号 FI

技術表示箇所

H04N 5/18

A 8626-5C

審査請求 未請求 請求項の数1(全 7 頁)

(21)出願番号

特願平4-2031

(22)出顧日

平成4年(1992)1月9日

(71)出願人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(71)出願人 000221029

東芝エー・ブイ・イー株式会社

東京都港区新橋3丁目3番9号

(72)発明者 住吉 登

東京都港区新橋3丁目3番9号 東芝工

ー・ブイ・イー株式会社内

(72)発明者 並河 武司

東京都港区新橋3丁目3番9号 東芝工

ー・ブイ・イー株式会社内


(74)代理人 弁理士 伊藤 進

(54)【発明の名称】 クランプ回路

(57)【要約】

【目的】 集積回路内に作成したコンデンサを、クラン プ用のコンデンサとして用いても、映像信号出力にサグ を生じることなく、クランプできること。

映像信号のペデスタル電位を所定の電圧と比 【構成】 較する差動比較回路(Q3, Q4, Q1, I0)と、ク ランプパルス入力時に、前記差動比較回路をオン動作さ せるスイッチ手段(Q2)と、前記差勁比較回路の比較 電流によって充電され、クランプ電位を保持するための コンデンサ (Cx) と、前記コンデンサの電位に基づ き、入力される映像信号のペデスタル電位をレベルシフ トし、前記差勁比較回路にフィードパックする一方、ペ デスタルクランプされた映像信号として出力するための レベルシフト手段(3)とを具備したクランプ回路にお いて、前記差動比較回路の比較電流を前記コンデンサに 伝送する経路に、一定電流値以上の比較電流しか前記コ ンデンサに伝達させない電流オフセット手段(1)を設 けたことを特徴とするものである。これにより、集積回 路内にクランプ用コンデンサ(Cx)を形成しても、映 像信号出力にサグを生じることがない。



1

【特許請求の範囲】

【請求項1】映像信号のペデスタル電位を所定の電圧と 比較する差動比較回路と、

クランプパルスの入力によって、前配差勁比較回路をオ ン助作させるスイッチ手段と、

前記差動比較回路の比較電流によって充電され、クラン プ電位を保持するためのコンデンサと、

前配差動比較回路の比較電流を前記コンデンサに伝送す るための手段であって、所定値以上の比較電流のみを前 配コンデンサに伝達する電流オフセット手段と、

前記コンデンサの質位に基づき、入力として供給される 映像信号のペデスタル電位をレベルシフトし、前記差動 比較回路にフィードバックする一方、ペデスタルクラン プされた映像信号出力を得るためのレベルシフト手段と を具備したことを特徴とするクランプ回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、例えばカラーテレビジ ョン受像機において、映像信号のペデスタルレベルをク ランプするためのクランプ回路に関する。

[0002]

【従来の技術】従来、カラーテレビジョン受像機におい て、輝度信号の直流再生などに用いられているペデスタ

ルクランプ回路は、図6に示すように構成されている。 【0003】図6において、差動対を成すトランジスタ Q3 , Q4 とトランジスタQ1 及び定電流源 I 0 は所定 の直流電圧V1 と映像信号のペデスタル電圧とを比較す る差動比較回路を構成するもので、トランジスタQ3 の ペースは所定電圧を与える直流電源V1 に接続し、トラ を直列に介して直流電源ラインVccに接続している。ト ランジスタQ5 のコレクタ・ペース間は共通に接続して いる。また、トランジスタQ4 のコレクタはトランジス タQ6 と抵抗R2 を直列に介して直流電源ラインVccに 接統している。トランジスタQ6 のコレクタ・ペース間 は共通に接続している。トランジスタQ3 , Q4 のエミ ッタは共通に接続されており、その共通エミッタはトラ ンジスタQ1 と電流源 I 0 を直列に介して基準電位点に 接続している。トランジスタQ1のペースは所定電圧を のエミッタと直流電源ラインVcc間には、トランジスタ Q2 が接続しており、Q2のペースには端子2から負極 性のクランプパルスが供給されるようになっている。

【0004】一方、前記トランジスタQ6 のペースはト ランジスタQ8 のペースに共通に接続している。トラン ジスタQ8 のエミッタは抵抗R3 を介して直流電源ライ ンVccに接続している。トランジスタQ6 , Q8 はカレ ントミラー回路を構成している。トランジスタQ8 のコ レクタはトランジスタQ9 と抵抗R5 を直列に介して基 のペースはトランジスタQ7 のペースに共通に接続して いる。トランジスタQ7 のエミッタは抵抗R4を介して 直流電源ラインVccに接続している。トランジスタQ5 **, Q7 はカレントミラー回路を構成している。トラン** ジスタQ7 のコレクタはトランジスタQ10と抵抗R6 を 直列に介して基準電位点に接続している。トランジスタ Q10のコレクタ・エミッタ間は共通に接続し、Q9 のペ ースとQ10のペースは共通に接続している。

【0005】トランジスタQ8 のコレクタは外部接続端 10 子Tに接続する一方、オペアンプOP2 の出力端と非反 転入力端間を共通接続して成るボルテージフォロアの非 反転入力端子に接続している。外部接続端子Tと基準電 位点間にはクランプ電位を保持するための外部コンデン サCx が接続している。オペアンプOP2 によるボルテ ージフォロアとオペアンプOP1 による非反転増幅回路 は、外部コンデンサCx の電圧に基づいて映像信号を入 カをレベルシフトし、前記差動比較回路のQ4ペースに 供給するためのレベルシフト回路を構成している。ボル テージフォロアの出力端は、抵抗R8 を介してオペアン 20 プOP1 の反転入力端子に接続し、オペアンプOP1 の 非反転入力端子には端子4から映像信号が入力されるよ うになっている。オペアンプOP1 と抵抗R8, R7 は 非反転増幅回路を構成しており、その出力は前差動比較 回路のトランジスタQ4 のペースに供給(フィードバッ ク) される一方、端子5から映像信号出力として導出さ れるようになっている。

【0006】上記の回路においては、オペアンプOP1 による非反転増幅回路の非反転入力端子に映像信号が入 力され、トランジスタQ2 のペースに負極性のクランプ ンジスタQ3 のコレクタはトランジスタQ5 と抵抗R1 30 パルスが前記映像信号のペデスタル期間に入力される と、その期間にトランジスタQ2 はオフになり、前記差 **動比較回路はオン動作しねQ1 , Q3 ~Q6 及びQ8 は** オンし、Q4 に比較電流が流れ、これと同等の電流がQ 8 のコレクタに流れることによってコンデンサCx が充 電される。映像信号の映像期間にはトランジスタQ2 が オンし、Q4 のペース電位がV1 にクランプされている ので、Q3 , Q4は平衡し、Q4 に比較電流が流れず、 コンデンサCx はペデスタル期間の電位を保持してい る。オペアンプOP1 から出力される映像信号のペデス れる電位(即ちコンデンサCx に充電されている電圧) に基づいてレベルシフトされ、前記差動比較回路のQ4 ペースにフィードパックされる。したがって、トランジ スタQ3 , Q4 は所定の電位V1 と映像信号のペデスタ ル電位とを比較し、比較電流わCx に供給することによ り、映像信号のペデスタル電位を電位V1 になるように する。このようにして、フィードパック方式のクランプ 動作が行われている。

【0007】ところで、上記の構成においては、クラン **韓電位点に接続している。また、前記トランジスタQ5 50 プ電位を保持するためのコンデンサCx は、集積回路の**

(3)

3

外部部品となっており、集積回路として見た場合に接続 ピンTが必要であると共に、周辺部品として外部にコン デンサCx が存在していた。クランプ電流100μA~ 数百μAに対し、クランプ用のコンデンサCx は0.0 1μ F~数 μ Fとなっていた。

【0008】近年、接続ピンの削減と外付け部品の削減 のため、クランプ用のコンデンサCx を集積回路内に取 り込み、ピン数の削減、周辺部品の削減を図る試みがさ れている。

【 0 0 0 9 】しかし、集積回路で作成できるコンデンサ *10* の容量は、せいぜい数十pF程度であるため、従来回路 と同程度の時定数を得るためには、クランプ電流を微少 電流化(数μA以下に)する必要性が出てくる。

【0010】しかしながら、図6の回路のコンデンサC x を数十pF, 定電流源IO を数μAとしただけでは問 題が発生する。

【0011】つまり、映像信号が台形波状の信号の場 合、トランジスタQ1 のコレクタ・サブ容量やリーク電 流の影響が出て、映像信号出力にサグが生じるという問 題があった。

【0012】これを、図7をもとに説明する。

【0013】図7は図6の回路のトランジスタQ3, Q 4 , Q1 , I0 から成る差動比較回路の映像期間の等価 回路を示している。

【0014】映像期間にはQ2 がオンし、Q4 のペース 電位がV1 にクランプされているので、Q3, Q4 は平 衡し、Q4 に比較電流は流れない状態にあるが、トラン ジスタQ1 にはリーク電流が流れる。トランジスタQ1 のリーク電流を I1 、トランジスタQ1 のコレクタ・サ 6の差勁比較回路は、図7のように表せる。

【0015】図8は矩形波状の映像信号が入力された場 合の回路各部の信号波形を示す。(a)は端子4に供給さ れる映像信号入力の波形、(b) はトランジスタQ3 , Q 4 のエミッタ電圧波形、(c) はトランジスタQ4 のコレ クタ電流 I 4cの波形、(d) はコンデンサCx の電圧波 形、(e) はトランジスタQ4 のペース電圧波形(端子5 の映像信号出力の波形)を示している。

【0016】集積回路における容量C0の値は、0.1 コンデンサCx を20pFに選ぶと、Q4 のコレクタ電 流 I 4cは容量C0 によって図8の如く流れ(C0 による) エミッタピーキングの電流が流れ)、Cx は図8(e)の 矩形波の立ち上がり時にコレクタ電流 I4cによって充電 が行われ、Cx の電圧波形には図8(d) に示すように段 差Vcxを生じる。

【0017】Vcxの値は容量C0とCx、Q4の波高値 Vinによって決まり、Vcxはほぼ、

 $Vcx = Vin \cdot (C0 / Cx)$

となる。よって、この段差Vcxに基づき、オペアンプO 50

P1 による増幅回路の出力端(即ち、Q4 のペース)に は、図8(e) に示すように矩形波パルスの立ち上がり後 に、ΔV0 のサグを生じる。このとき、ΔV0 はほぼ、

 $\Delta V0 = - (R7 / R8) \cdot Vcx$

 $=-(R7/R8) \cdot Vin \cdot (C0/Cx)$

となる。今、Vinを3 Vp-p 、R7 = R8 、C0 を 0. 1pF、Cx を20pFとすると、

 $\Delta V0 = -1.5 \,\mathrm{mVp-p}$

となる。

[0018]

【発明が解決しようとする課題】上記の如く、従来の回 路構成では、映像期間に矩形波が入力された場合には、 その矩形波のパルスの立ち上がり後に映像信号出力にサ グを生じるため好ましくない。

【0019】そこで、本発明は上記の問題を解決するた めのもので、集積回路内に作成したコンデンサを、クラ ンプ用コンデンサとして用いても、映像信号出力にサグ を生じることなく、ペデスタルクランプすることができ るクランプ回路を提供することを目的とするものであ 20 る。

[0020]

【課題を解決するための手段】本発明のクランプ回路 は、映像信号のペデスタル電位を所定の電圧と比較する 差動比較回路と、クランプパルスの入力によって、前記 差動比較回路をオン動作させるためのスイッチ手段と、 前記差動比較回路の比較電流によって充電され、クラン ブ電位を保持するためのコンデンサと、前記差動比較回 路の比較電流を前記コンデンサに伝送するための手段で あって、所定値以上の電流のみを前記コンデンサに伝達 プ容量とペース・コレクタ容量の和をCOとすると、図 30 する電流オフセット手段と、前記コンデンサの電位に基 づき、入力として供給される映像信号のペデスタル電位 をレベルシフトし、前記差動比較回路にフィードバック する一方、ペデスタルクランプされた映像信号出力を得 るためのレベルシフト手段とを具備したことを特徴とす るものである。

[0021]

【作用】本発明においては、所定の電位と映像信号のペ デスタル電位とを前記差動比較回路で比較し、比較電流 を前記コンデンサに供給する回路に、電流オフセット機 $pF \sim 0$. 数 pF である。今、集積回路内のクランプ用 40 能を持たせることにより、映像信号として矩形波状パル スが入力されても、電流オフセットの値を、該パルスに よって前記差動比較回路に生じる電流の波高値よりも大 きく選べば、前記コンデンサに前記パルスに基づく電流 が供給されることがなく、コンデンサの電圧波形に段差 を生じることがなくなる。従って、集積回路内にコンデ ンサCx を設けても、トランジスタQ1 のコレクタ・サ ブ容量やリーク電流の影響で、映像信号出力にサグが生 じることがない。

[0022]

【実施例】実施例について図面を参照して説明する。図

5

1 は本発明の一実施例に係るクランプ回路を概略的に示 す回路図である。図1において、図6と同一部分には同 符号を付して説明する。

【0023】図1において、差動対を成すトランジスタ Q3, Q4 と、その共通エミッタに接続したトランジス 夕Q1 と定電流源 IO とは、所定の電圧 V1 と映像信号 のペデスタル電位とを比較する差動比較回路を構成して おり、トランジスタQ1 と対を成すトランジスタQ2 は そのペースに供給されるクランプパルス入力の有無によ る。トランジスタQ2のベースには端子2から負極性の クランプパルスが入力されるようになっている。従来 は、トランジスタQ2 がオンしている状態(即ち映像信 号期間) で、トランジスタQ4 のペースに矩形波状パル スが供給されると、トランジスタQ4 に該パルスによる コレクタ電流が流れ、コンデンサCx の電圧に段差を生 じるという不具合があった。そこで、図1では、差動比 較回路の比較電流をコンデンサ Cxに伝達する回路 1 内 に電流オフセット特性を持たせ、一定の電流値以上の比 たことを特徴とするものである。

【0024】トランジスタQ3, Q4 の比較電流出力は 電流オフセット回路1内を通してカレントミラー回路を 構成するトランジスタQ9 , Q10のコレクタに出力さ れ、コンデンサCx に供給されるようになっている。レ ベルシフト回路3は、端子4から映像信号を入力しその 映像信号をコンデンサCx の電圧に基づいて、レベルシ フトして前記差動比較回路のトランジスタQ4 のペース に供給する一方、端子5にペデスタルクランプされた映 像信号として出力する。

【0025】図2に上記電流オフセット回路1の入出力 特性を示す。図2において、トランジスタQ4 , Q3 の コレクタに流れる電流が入力電流であり、トランジスタ Q8, Q7 に流れる電流が出力電流である。この入出力 特性に示されるように、入力電流が予め設定された電流 オフセット値を越えない限り、出力電流が得られないよ うになっている。換官すれば、一定の電流値以下の比較 電流では前配コンデンサCx に電流が供給されないよう になっている。

信号のペデスタル電位とを前記差動比較回路で比較し、 比較電流を前記コンデンサCxに供給する場合に、電流 オフセット回路1を通過させる構成とすることにより、 映像信号に矩形波状パルスが入力されても、電流オフセ ットの値を、酸パルスによるトランジスタQ4 のコレク 夕電流(比較電流)の波高値よりも大きく選べば、前記 コンデンサCx に前記パルスに基づく比較電流が供給さ れることがなく、コンデンサCx の電圧波形に段差を生 じることがなくなる。従って、集積回路内にコンデンサ Cx を設けても、トランジスタQ1 のコレクタ・サブ容 50 生じることはない。

量やリーク電流の影響で、映像信号出力にサグが生じる ことがなくなる。

【0027】図3は図1のクランプ回路構成の一実施例 を示す回路図である。

【0028】図3において、図6と同一部分には同符号 を付して説明する。図6と異なる点は、トランジスタQ 5 のペース・エミッタ間に抵抗R9 を接続し、トランジ スタQ6 のベース・エミッタ間に抵抗R10を接続した構 成とするものである。破線枠にて示す部分が電流オフセ って前記差動比較回路をオン,オフ動作させるものであ 10 ット特性を持つ部分である。その他の構成は図6と同様 である。図1に対応させれば、トランジスタQ5 、Q6 , Q7, Q8 及び抵抗R1 ~R4, R9, R10が電流 オフセット回路1に対応し、オペアンプOP1, OP2 及び抵抗R7, R8 がレベルシフト回路3に対応してい る。

【0029】上記のクランプ回路において、抵抗R9 , R10により、トランジスタQ7 , Q8 が導通するために は、トランジスタQ3 , Q4 それぞれのトランジスタの コレクタ電流 I 3c, I 4cは、トランジスタQ5 , Q6 の 較電流しか前記コンデンサに伝達させないように構成し 20 各ペース・エミッタ間電圧をVBEとし抵抗R9, R10の 抵抗値をR9 ,R10とすると、I3c≧VBE/R9 ,I4c ≧ VBE / R10 でなければならない。従って、逆に、V BE/R9, VBE/R10を、コレクタ電流 I 3c, I 4c (図 8(c) 参照)の波高値より大きく設定すれば、映像信号 出力にサグを生じるのを防止できる。

> 【0030】具体的には、 $I0 & 100 \mu A$,R9 = R $10=50 \text{ k}\Omega$, $R1=R2=1 \text{ k}\Omega$, R3=R4=100kΩと選ぶことで達成することができる。

【0031】図4は図1のクランプ回路構成の他の実施 30 例を示す回路図である。図4において、図6と同一部分 には同符号を付して説明する。図6と異なる点は、トラ ンジスタQ3, Q4 の各コレクタとトランジスタQ5. Q6 の各コレクタとの間に、トランジスタQ11、Q12と 抵抗R9 、 R10から成る電流オフセット特性を持つ回路 を挿入したものである。抵抗R9 はトランジスタQ11の ペース・エミッタ間に接続され、抵抗R10はトランジス タQ12のペース・エミッタ間に接続され、Q11, Q12の ペースは共に直流電圧源V3 に接続されている。

【0032】その他の構成は図6と同様である。図1に 【0026】上記の構成においては、所定の電位と映像 40 対応させれば、トランジスタQ5, Q6, Q7, Q8, Q11, Q12, 直流電源V3 及び抵抗R1 ~R4, R9, R10が電流オフセット回路1に対応し、オペアンプOP 1 , OP2 及び抵抗R7 , R8がレベルシフト回路 3 に 対応している。

> 【0033】上記回路で、トランジスタQ11, Q12の各 ペース・エミッタ間電圧をVBEとすると、VBE/R9 , VBE/R10を、コレクタ電流 I 3c. I 4c (図 8 (c) 参 照)の波髙値より大きく設定すれば、コンデンサCx に は映像期間に電流は供給されず、映像信号出力にサグを

【0034】図5は図1のクランプ回路構成のもう1つ の他の実施例を示す回路図である。図5において、図6 と同一部分には同符号を付して説明する。図6と異なる 点は、トランジスタQ5 , Q7 によるカレントミラー回 路の出力電流側のトランジスタQ7 と、トランジスタQ 6 , Q8 によるカレントミラー回路の出力電流側のトラ ンジスタQ8 に、電流オフセット特性を持つ回路を挿入 したものである。即ち、トランジスタQ7 , Q11の各コ レクタとトランジスタQ8, Q9 の各コレクタとの間 に、トランジスタQ11 , Q12と抵抗R9 , R10から成 10 特性図。 る電流オフセット特性を持つ回路を挿入したものであ る。図4の場合と同様、抵抗R9 はトランジスタQ11の ペース・エミッタ間に接続され、抵抗R10はトランジス・ タQ12のペース・エミッタ間に接続され、Q11, Q12の ペースは共に直流電圧源V3 に接続されている。その他 の構成は図6と同様である。図1に対応させれば、トラ ンジスタQ5 , Q6 , Q7 , Q8 , Q11, Q12, 直流電 源V3 及び抵抗R1 ~R4 , R9 , R10が電流オフセッ ト回路1に対応し、オペアンプOP1 , OP2 及び抵抗 R7, R8 がレベルシフト回路3に対応している。

【0035】上記回路で、トランジスタQ11, Q12の各 ペース・エミッタ間電圧をVBEとすると、VBE/R9, VBE/R10を、コレクタ電流 I 3c, I 4c (図 8 (c) 参 照)の波高値より大きく設定すれば、コンデンサCx に は映像期間に電流は供給されず、映像信号出力にサグを 生じることはない。

[0036]

【発明の効果】以上述べたように本発明によれば、集積 回路内で作成できるコンデンサを、ペデスタル電位をク ランプするためのコンデンサとして用いても、映像信号 30 Q2 …スイッチ用トランジスタ (スイッチ手段)

の内容によってサグを生じることがない。集積回路内に クランプ用のコンデンサを形成できるので、集積回路の ピン数削減、及び集積回路周辺の外付け部品を削減でき る。

【図面の簡単な説明】

【図1】本発明に係るクランプ回路の概略構成を示す回 路図。

【図2】図1の構成の一実施例を示す回路図。

【図3】図2の電流オフセット回路の入出力特性を示す

【図4】図1の構成の他の実施例を示す回路図。

【図5】図1の構成のもう1つの他の実施例を示す回路 図。

【図6】従来のクランプ回路を示す回路図。

【図7】図6における差動比較回路の映像期間の等価回 路図。

【図8】図6の回路に映像期間に矩形波状パルスが入力 された場合の回路各部の信号波形図。

【符号の説明】

20 1…電流オフセット回路

2…クランプパルス入力端子

3…レベルシフト回路

4…映像信号入力端子

5…映像信号出力端子

Q1, Q2, Q3, Q4 …トランジスタ


V1 , V2 …直流電源


【図2】


Cx …クランプ用コンデンサ (サンプル・ホールド用コ ンデンサ)


【図7】


Q3, Q4, Q1, I0 … 差動比較回路
















[図6]

